BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-192188

(43) Date of publication of application: 10.07.1992

(51)Int.CI.

G11C 11/41

(21)Application number: 02-324895

(71)Applicant : SONY CORP

(22) Date of filing:

27.11.1990


(72)Inventor: YANO MOTOYASU

(54) ECL MEMORY DEVICE

(57)Abstract:

PURPOSE: To remedy software error without deteriorating an operating speed by adding capacitors respectively to the nodes of the emitters of 1st and 2nd emitter follower circuits between the collectors and bases of a pair of transistors provided in order to hold data.

CONSTITUTION: A pair of the emitter follower circuits 2, 3 consisting of the TRs Q12, Q14 are provided in a feedback group constituting a latch circuit. Further, the 2nd capacitor C2 is added to the node of the circuit 2 and the 1st capacitor C1 to the node of the circuit 3. The base potentials of the TRs Q10, A15 constituting a flip-flop 1 for holding the data are prevented from falling so much in this way even if the base potential of the TR



Q12 or Q14 falls and, therefore, the high-speed operation is possible and the ECL memory device strong to the software error is obtd.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than

⑩日本国特許庁(JP)

①特許出願公開

@ 公 開 特 許 公 報 (A) 平4-192188

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)7月10日

G 11 C 11/41

7323-5L 7323-5L

G 11 C 11/40

D K

審査請求 未請求 請求項の数 2 (全5頁)

○発明の名称 ECLメモリ装置

②特 顧 平2-324895

匈出 願 平2(1990)11月27日

@発 明 者 矢 野 元 康

東京都品川区北品川6丁目7番35号 ソニー株式会社内

②出 願 人 ソニー株式会社 東京都品川区北品川6丁目7番35号

四代 理 人 弁理士 船橋 園則

明福、曹

1. 発明の名称

ECLメモリ装置

2. 特許請求の範囲

(1) 入力されたデータを保持するために、一方のトランジスタの出力が他方のトランジスタの入力 に供給されるように接続されている一対のトラン ジスタと、

上記一方のトランジスタの出力がベースに与えられるとともに、そのエミッタが上記他方のトランジスタのベースに接続されて上記一方のトランジスタと上配他方のトランジスタとの間に接続された第1のエミッタフォロア国路と、

上記他方のトランジスタの出力がベースに与えられるとともに、そのエミッタが上記一方のトランジスタのベースに供給するようにして上記他方のトランジスタと上記一方のトランジスタとの間に接続された第2のエミッタフォロア回路と、

上記第1のエミッタフォロア回路の上記エミッタのノードに付加された第2の容量と、

上記第2のエミッタフォロア回路の上記エミッタのノードに付加された第1の容量とを具備することを特徴とするECLメモリ装置。

(2)人力されたデータを保持するために、エミッタが共通に接続されているとともに、一方のトランジスタの出力が他方のトランジスタの入力に供給されるように接続されている一対のトランジスタと、

上記一対のトランジスタにスタンバイ電流を流すためのワードラインと、上記共通に接続されたエミッタカップル部との間に設けられた大きな抵抗値を有する抵抗器とを具備することを特徴とするECLメモリ装置。

3. 発明の詳細な説明

<産業上の利用分野>

本発明はBCLメモリ装置に係わり、特に、レ ジスタファイル用の3ポートメモリセルに用いて

特開平4-192188 (2)

好適なものである。

く発明の概要>

本発明のECLメモリ装置は、データを保持するために設けられている一対のトランジスタのノードのコレクタの電位が下がっても、これらの一対のトランジスタのベース電位があまり下がらないようにすることにより、動作スピードを劣化させることなくソフトエラー対策を施すことができるようにしたECLメモリ装置である。

<従来の技術>

周知の通り、電子計算器などにおいてはレジスクファイル用として、メモリにアクセスするボートが合わせて3個股けられている3ボートメモリセルが用いられている。このような3ボートメモリセルにおいては、一般に、書き込み用として1ボート段けられているとともに、読み出し用として2ボート設けられている。

第2図は、レジスタファイル用として従来より

らデータ書き込み線BDO。BDO。を介してコンプリメンタルな書き込みデータを入れておくと、上記データに応じた電位がトランジスクQ1、Q2のコレクタに現れる。このような状態を所定期間持続させた後に、電流の供給先を電流を上記書き込み用ワード線WWから上記スタンパイ用ワード線WSB側に切り換えると、上記入力データが上記フリップ・フロップ1に保持される。

保持されているデータを読み出す場合は、動作電流の供給先を読み出し用のワード線WA、WBのいずれかに切り換える。これにより、トラン対は成立れる第2のを動対13のいずれか一方を運動対13のいずれか一方を保持的に動作させ、上記フリップ・フロップ1に保持のにあずータを、第1のピット線対BB/BB。に読み出すようにしている。

また、上記第1~第3の差動対11、12、1 3のそれぞれに動作電流を正確供給するための抵 また、データを書き込むときには、上記スタシバイ用ワード線WSBに流していた電流を書き込われていた電流を書き込み用ワード線WW側に切り換える。これにより、トランジスタQ1、Q2には電流が流れていた電流は上記トランジスタQ1、Q2の両側に設けられているトランジスタQ3、Q4により構成される第1の差動対11に入る。そのときに、外部

抗器 R 1 1 . R 1 2 . R 1 3 か各差動対と各ワード線との間に介設されている。

ところで、このようにして保持されているデー タが、ソフトエラーと呼ばれるエラーによって 誤って変化してしまうことある。このソフトエ ラーは、例えばパッケージ材料などに含まれる放 射性物質が発生するα粒子の入射によるダメージ や、各種の雑音によって生じるといわれている。 このため、保持しているデータが変化しないよう に保護するためには、上記ソフトエラーの対策を 権す必要がある。しかし、第2図に示した3ポー トメモリセルは、上記ソフトエラーに対する対策 を何も描していないので、上記α粒子が入射した りしたときに、トランジスタのコレクタのノード にマイナスの電荷がチャージされてしまい、これ により"H"のデータを保持しているのにそれが "L"として出力されるようになってしまうこと がある。

このような不都合を防止するために、例えばI EEE 1987 BCTMに掲載されていると

特閒平4-192188 (3)

また、上記トランジスタQ1、Q2のエミッタを結合する前に抵抗器R3、R4を入れている。 これにより、ラッチ回路自身のゲインが小さくな ることによっても、ソフトエラーに対して強くな るようにしている。

<発明が解決しようとする課題>

このようにすることにより、ソフトエラーに対

エミッタフォロア回路と、上記他方のトランジスタの出力がベースに与えられるとともに、、そのはまっかと記一方のトランジスタのベースと上記して上記他方のトランジスタとと記して上記他方のトランジスタとの間に接続された第2のコードに付加された第2の容量と、上記第2のエミッタフォロア回路の上記エミッタのノードに付加された第2の容量とを具備している。

また、本発明の他の特徴は、入力されたデータを保持するために、エミッタが共選に接続されているとともに、一方のトランジスタの出力が他方のトランジスタの入力に供給されるように接続されている一対のトランジスタと、上配一対のトランジスタにスタンバイ電流を渡すためのワードラインおよび上記共通に接続されたエミッタカップル部の間に、大きな抵抗値を有する抵抗器を設けている。

しては強くなるが、この国路の場合はフィードバックのゲインが少なくなるので、フィードバックのかかりかたが遅くなる。このため、書き込み速度が低下したり、或いは、ノイズにより保持データが反転はしないものの、元の電圧に戻るまでのリカバリーに時間がかかる等の不都合があった。

本発明は上述の問題点に鑑み、高速動作が可能で、しかもソフトエラーに強いECLメモリ装置を提供することを目的とする。

<課題を解決するための手段>

本発明のBCLメモリ装置は、入力されたデータを保持するために、一方のトランジスタの入力に供給されるうに接続されている一対のトランジスタと、上記一方のトランジスタの出力がベースに与えられるとので、そのエミッタが上記他方のトランジスタと上記他方のトランジスタとの間に接続された第1の

<作用>

フトエラーの原因であるα線によりので を保持しているノードのコレククに負の電待ち チャージされた場合においても、データを それた場合においても、データを でないる一対のトランジスタのでしたがっても、でいる。 いようにする。これにより、上記コレクタのないよりにする。 が下がることにより、これら一対のトランジする が下がることにより、これらを有効にはより が下がることにより、これらを有効にはより ができ、動作スピードを劣化させること フトエラー対策を施すことを可能になる。

<実施例>

第1図は、本発明の一実施例を示す B C L メモリ装置も要部を示す回路構成図である。なお、この回路図においては、図面を簡略化するために読み出し用の妻子を省略して示している。

第1図から明らかなように、本実施例において は、ソフトエラーの対策を2つ施している。

特開平4-192188(4)

すなわち、その内の一つはラッチ回路を構成す るフィードバックループ内に、トランジスタQ1 2. 14よりなる一対のエミッタフォロア回路 2. 3を設ける。そして、第1のエミッタフォロア団 路2のノードに第2の容量C2を付加するととも に、第2のエミッタフォロア回路3に第1の容量 Clを付加する。これにより、トランジスタQl 2またはQ14のベース電位が下がっても、デー 夕を保持するフリップ・フロップ 1 を構成するト ランジスタQ10、Q15のペース質位が余り下 がらないようにすることができる。このような容 量C1、C2は、上記トランジスタQ10、Q1 5のベースにそれぞれ接続されるトランジスタQ 11, Q13として、コレクターサブ容量 C csが 大きい特別なトランジスタを使用することにより、 全体のセルサイズを大きくすることなく付加する ことが可能である。

このような容量 C 1 。 C 2 を、エミッタフォロア回路 2 、 3 のエミッタに付加することにより、書き込み速度が低下することが懸念されるが、書

9を介設している。このように、大きな抵抗値を 有する抵抗器R9を上記トランジスタQ10、Q 15のエミッタカップル部とスタンパイ電波供給 用ワードラインWSLとの間に介設することによ りゲインを下げ、上記トランジスタQ15, Q1 0 のベース電位が変動しても、コレクタ電位があ まり変動しないようにしている。この場合、フ ィードバックゲインは下がらない。なお、上記ス タンバイ電流供給用ワードラインWSLには、配 **終容量等のような大きな容量が付いているので、** 交流的には接地されているのと等価である。した がって、ノイズに対するゲインは、R7/R9ま たはR10/R9となり、上記抵抗器R9の抵抗 彼を大きくすることにより、ノイズに対するゲイ ンを小さくしてソフトエラーに強くできることが 判る。

<発明の効果>

本発明は上述したように、データを保持するために設けられている一対のトランジスタのコレク

本実施例におけるソフトエラー対策の他の一つは、データを保持するフリップ・フロップ 1 を構成するトランジスタ Q 1 0 、 Q I 5 のエミッタカップル部とスタンバイ電流供給用ワードラインW S L との間に、大きな抵抗値を有する抵抗器 R

タとベースとの間に、第1および第2のエミッタ フォロア国路を介設し、これら第1および第2の エミッタフォロア回路を介してコレクタの電位を 相手側トランジスタのベースに供給するようにす るとともに、上記第1および第2のエミッタフォ ロア回路のエミッタのノードに容量をそれぞれ付 加したので、上記一対のトランジスタのコレクタ 電位が下がっても、相手側のトランジスタのベー ス程位があまり下がらないようにすることができ る。したがって、ソフトエラーの原因であるα線 により、データを保持しているノードのコレクタ に負の電荷がチャージされ、そのノードのコレク 夕の電位が下がった場合においても、これら一対 のトランジスタの動作状態が反転する不都合を有 効に防止することができ、動作スピードを劣化さ せることなくソフトエラー対策を施すことができ **&** .

また、請求項(2)の発明によれば、上記一対のトランジスタにスタンパイ電流を流すためのワードラインと、共通に接続されたエミッタカップル部

特爾平4-192188 (5)

との間に大きな抵抗値を有する抵抗器を接続したので、上記一対のトランジスタの動作状態を反転させるノイズに対するゲインを大幅に下げることができ、ソフトエラーに対して強くすることができる。

4. 図面の簡単な説明

第1図は、本発明の一実施例を示すECLメモリ装置の要部回路図、

第2図は、従来のBCLメモリ装置を説明する ための3ポートメモリセルの要部構成を示す回路 図、

第3図は、第2図と異なる従来例を示す3ポートメモリセルの要部構成を示す回路図である。

- 1 … フリップ・フロップ。
- 2 … 第 1 のエミッタフォロア回路,
- 3 … 第 2 のエミッタフォロア 団路,
- Q10…一方のトランジスタ,
- Q15…他方のトランジスタ。

DATA-IN DATA-INB


- 1:フリップ・フロップ
- 2: 第1のエミッタフォロア回路
- 3:系2のエミッタフォロア回路
- QIO: 一方のトランジスタ
- QI5: 作力のトランジスタ
- CI:第1の容量
- C2: 新2の容量
- R9:大きな抵抗値を用する抵抗器
- SWL.スタンバイ管/流伏・右用フードライン

実施例のECLメモリ装置 第一図 C 1 … 第 1 の容量、 C 2 … 第 2 の容量、R 9 … 大きな抵抗値を有する抵抗器、S W L … スタンパイ電流供給用ワードライン。

特許出願人 代理人

ソニー株式会社
弁理士 船 揺 闘 即





従来の3ポートメモリゼル 第2図

